Nehalem et innovations

[Foudge]

Moi j'vois plutot le passage Core->Nehalem comme le passage K7->K8 chez AMD.

[Yasko]

Oui, si on compare ce qui a été fait comme modifications, c'est effectivement les transitions qui se ressemblent le plus.
Alors si AMD a une transition d'avance sur Intel , la logique sera respectée si Sandy Bridge est 15% plus performant que Nehalem/Westmere.

Edit :
Ce que j'ai voulu dire avec ma comparaison Conroe-Nehalem / K8-K10, indépendamment de ce qui a été modifié de chaque coté, c'est que si on met en rapport les efforts investis avec les résultats obtenus, c'est bien moins bon du coté d'AMD. En un peu moins de 2 fois de temps, Intel obtient 2 fois mieux (rapport de x4 donc).
Bon, comme tu le fais remarquer, les 2 transitions ne sont pas vraiment comparables, et de plus, les efforts investis ne se mesurent pas en durée mais en jour.homme (si Intel y met 2 fois plus de monde, alors il peut y mettre 2 fois moins de temps).
Bref, juste pour dire que les ingés d'AMD doivent avoir les boules...

[fefe]

Le pire pour AMD dans cette histoire, c'est qu'au final entre Conroe et Nehalem, avec assez peu de modifications au niveau µarch (ce qui est probablement le plus complexe, comparé à la conception d'un contrôleur mémoire, d'un bus point à point, etc), Intel parvient à un +30%, alors qu'entre K8 et K10, avec 4 ans de développement quasiment exclusivement sur sa µarch, AMD ne parvient qu'à la moitié, +15%.

30% si tu comptes le SMT, en tout cas pour ce que j ai vu publie. Si tu comptes les 2 cores additionnels et les ameliorations d'IPC le K10 a gagne plus de 30% a frequence egale avec unK8x2, mais il reste un peu poussif en frequence...

Oui, si on compare ce qui a été fait comme modifications, c'est effectivement les transitions qui se ressemblent le plus.
Alors si AMD a une transition d'avance sur Intel , la logique sera respectée si Sandy Bridge est 15% plus performant que Nehalem/Westmere.

Edit :
Ce que j'ai voulu dire avec ma comparaison Conroe-Nehalem / K8-K10, indépendamment de ce qui a été modifié de chaque coté, c'est que si on met en rapport les efforts investis avec les résultats obtenus, c'est bien moins bon du coté d'AMD. En un peu moins de 2 fois de temps, Intel obtient 2 fois mieux (rapport de x4 donc).
Bon, comme tu le fais remarquer, les 2 transitions ne sont pas vraiment comparables, et de plus, les efforts investis ne se mesurent pas en durée mais en jour.homme (si Intel y met 2 fois plus de monde, alors il peut y mettre 2 fois moins de temps).
Bref, juste pour dire que les ingés d'AMD doivent avoir les boules...

Cherche un peu sur Internet de quand date les premieres mentions de Nehalem. Cela invalidera tes calculs.

[PeGGaaSuSS]

On est quand même assez loin de ce que le premier jet de Nehalem devait être non ?
Ils avaient pas modifiés la chose quand les Core 2 sont sortis ?
De ce que j'avait compris, le Nehalem est un peu un Atom-like, y'a des bouts de ce qu'etait l'idée de base, mais pas tout.
Enfin ca devient de plus en plus courant visiblement, la réalité à l'air de rattraper les ingénieurs assez souvent ces temps ci.

[fefe]

On est quand même assez loin de ce que le premier jet de Nehalem devait être non ?
Ils avaient pas modifiés la chose quand les Core 2 sont sortis ?
De ce que j'avait compris, le Nehalem est un peu un Atom-like, y'a des bouts de ce qu'etait l'idée de base, mais pas tout.
Enfin ca devient de plus en plus courant visiblement, la réalité à l'air de rattraper les ingénieurs assez souvent ces temps ci.

Clairement, mais est ce que le temps passe a se planter ne compte pas ?

[Alexko]

Je me demande un peu comment Intel/AMD et autres peuvent bosser en même temps sur une architecture prévue pour une année n, sur une autre prévue pour n+2 et une autre prévue pour n+4 alors que chacune capitalise toujours sur la (donc les) précédente(s). Ça doit être un sacré casse-tête...

[ylyad]

C'est pareil pour nvidia par exemple, c'est pas Intel qui travaille dans son ensemble, c'est plusieurs équipes, chacune dédiée à une architecture. Disons que l'équipe n+2 capitalise sur n-2, n+1 capitalise sur n-3, etc De plus, j'imagine que:
- intel a un système de knowledge management et de documentation qui va bien
- intel met en place des sessions de "lessons learnt" entre les équipes pour justement
transmettre ce genre d'expérience

Quelqu'un (fefe en fait ) a les effectifs R&D d'intel? et juste pour comprendre, une équipe sur un projet, ça représente combien de personnes (FTE) sur combien de temps? Si c'est public bien sûr... au moins l'ordre de grandeur

[newbie06]

Je me demande un peu comment Intel/AMD et autres peuvent bosser en même temps sur une architecture prévue pour une année n, sur une autre prévue pour n+2 et une autre prévue pour n+4 alors que chacune capitalise toujours sur la (donc les) précédente(s). Ça doit être sacré casse-tête...

Oui c'est un casse-tete, mais pour rester competitif tu n'as pas le choix.

Intel travaille sur des cycles de deux ans il me semble, dans chacun de ces cycles tu as deux grosses sorties : du tuning (petites ameliorations architecturales, nouvelle finesse de gravure) et une amelioration architecturale plus poussee.

[fefe]

Le pattern de dev/release de CPUs Intel ressemble a peu pres a ca:
T=Toc=ameliorations de l'archi
C=Tic=compaction=fait l'intro du process.
Chaque lettre est 1 annee, sachant que les projets durent de plus en plus longtemps

1:TTTTT
2:___CCC
3:__TTTTT
4:_____CCC

1 et 3 sont forcement faits par 2 equipes differentes et forcement de grosses equipes. 2 et 4 peuvent etre faits par les equipes 1 et 3 ou alors en collaborant avec de plus petites equipes.
Intel a dans les 100k employes mais je n'ai aucune idee de la repartition exacte, mais beaucoup travaillent dans les fabs et le soft.

[newbie06]

mais beaucoup travaillent dans les fabs et le soft.

Et personne sur l'Itanium ?

[Franck@x86]

Qques nouveaux tests :
http://www.xtremesystems.org/forums/...=190762&page=5
et voir les pages suivantes.
Le tout commenté par François.

Il semblerait que l'IMC tourne en single channel dans ce cas précis.

[PeGGaaSuSS]

http://www.maximumpc.com/article/fea...ont_tell_intel

D58XSO Smackover + Cheap Bloomfield + 3 x 2GB DDR3 pour Noël ?

Vu les prix actuels de la DDR3, et le futur prix probable de la Smackover, ca risque plutôt d'être 2x2GB.

[Childerik]

http://en.expreview.com/2008/08/08/n...-i7-processor/

Expreview est un peu trop sûr qu'on ne ravira pas la fraicheur de son information .

Dans tous les forums, on cherche à savoir pourquoi le nom i7 : à mon avis, c'est plus une énigme marketing dont Intel se joue pour créer la nouvelle sensationnelle chez les geeks : qu'en pensez-vous ? Je ne crois pas à la relation générationnelle du x86 (786 par exemple)

[Minuteman]

Mais merde, on a des iCPU maintenant aussi.

[Neo_13]

nehalem, spa le 786...

[Alexko]

Je préférais de loin Core 3/4...

[newbie06]

Vous n'y etes pas du tout : en langage djeunz "i7" ca fait "IT". Genre "1337" = "Leet" = "elite".
Ils ont du recruter des nouveaux marketers avec morve au nez et tout.

[Minuteman]

Non en fait i7 = ice even = produit cool comme de la glace, yeah.

[Childerik]

Je préférais de loin Core 3/4...

C'était logique . Faut croire qu'on se lasse très vite des noms de marque chez les marketeux.

Ou alors AMD projetait secrètement de renommer ses futurs Phenom pour "coller" aux n° de génération des Core et ça s'est su chez les espions d'Intel .

[Oxygen3]

Au vu des infos qui sortent sur le Turbo Mode du Nehalem, y'a quand même un point qui me chiffonne, c'est que à l'heure actuelle l'IDA (Intel Dynamic Acceleration) sur les Dual Core mobiles marche globalement pas.

Il faut que l'un des deux cores passe en état C1E pour que ca soit activé, et malheureusement, l'OS gère ca n'importe comment, résultat, ca n'arrive quasiment jamais. Il manque peut-être des drivers CPU pour que ca se comporte correctement, mais il est évident qu'il faut plus qu'une simple solution logicielle basée sur un état CPU pour activer l'O/C.

Conséquence, j'espere pour Intel qu'ils ont effectivement prévu une accélération purement matérielle par redirection des instructions balancées par l'OS sur chaque core pour pouvoir réellement désactiver les CPU et accélérer la vitesse d'un core

[fefe]

Malheureusement c'est l'OS qui gere sur quel core un thread tourne et pas le hardware... Donc tant que l'OS schedule de maniere inefficace tu es dedans.

[Oxygen3]

Justement, ne serait-il pas envisageable d'avoir un redirecteur de threads vers un core différent géré au niveau du microcode/bios/hw et non pas par l'OS ?

Parce que franchement, j'ai très peur si ca marche comme sur les Core 2 Santa Rosa. Et j'espere que les tests sérieux étudieront ce point en détail (qui n'a été que survollé dans les tests Santa Rosa, aucune étude à 'fond' pour vérifier le comportement de la chose).

Résultat, l'IDA c'est dans les specs, mais ca n'est jamais utilisé et tout le monde s'en fout :/

[fefe]

Résultat, l'IDA c'est dans les specs, mais ca n'est jamais utilisé et tout le monde s'en fout :/

Si personne n'a teste comment peux tu dire que ca n'apporte rien ? Cela me semble un peu contradictoire . C'est utilise sur la majorites des portables modernes, donc c'est plutot tout le monde qui l'utilise aujourd'hui que personne - sans le savoir je te l'accorde.

[Oxygen3]

Non parce que le passage en mode C1E d'un seul des deux cores se fait au final pas comme il faut, résultat, l'IDA s'active pas

Le répartiteur des threads sur un OS va toujours équilibrer entre plusieurs cores ses threads, et il y'a toujours plusieurs threads qui demandent du CPU.

Je ne demande qu'a être contredit hein ... ca serait tellement bien

[fefe]

Disons que je l'ai observe sur mon T61, et IDA se met en route. Avec un peu de chance lors de dumps CPUz j'ai meme reussi a avoir IDA on... Donc je sais qu'il s'active (c'est tout).

Apres je n'ai aucune idee de ce qu'une plateforme identique avec IDA off et avec IDA on donnerait comme difference de performance, et c'est la partie interressante. Je n'ai pas repere de benchmarks visant a montrer ces benefices, ni d'Intel ni des sites de hard, ce qui peut laisser penser que ton opinion est la bonne ("si c'etait bien il y aurait de la pub autour" sonne comme un argument raisonable).

Au final tu gagnes un multiplieur, donc grosso modo 10% de frequence. Si le mecanisme etait parfait et s'appliquait tout le temps ca ferait ~5% de performance en moyenne sur des applis single thread, a diviser par l'efficacite du mecanisme. C'est peut etre pour ca que les foules ne se sont pas precipitees pour le benchmarker...

[Alexko]

Complètement HS mais je viens de voir ton grade, fefe

[PeGGaaSuSS]

Design final de la SmackOver : http://www.pcinpact.com/actu/news/45...ver-DX58SO.htm

C'est con qu'il y'est que 4 ports DIMM quand les autres en ont 6 :
http://www.hardware.fr/news/9896/x58...abyte-msi.html

[EPIC]

Un article de chez Anandtech : http://www.anandtech.com/cpuchipsets...oc.aspx?i=3382, on y apprend plein de choses intéressantes notamment l'utilisation de cellulles SRAM à 8 transistors pour les caches L1/L2 en revanche le cache L3 semble toujours utiliser une technologie à 6 transistors, Intel semble prendre très au sérieux la consommation au repos de ces cores et prend soin de réduire au maximum le leakage des composants en sommeil.

[Dandu]

Un article de chez Anandtech : http://www.anandtech.com/cpuchipsets...oc.aspx?i=3382, on y apprend plein de choses intéressantes notamment l'utilisation de cellulles SRAM à 8 transistors pour les caches L1/L2 en revanche le cache L3 semble toujours utiliser une technologie à 6 transistors, Intel semble prendre très au sérieux la consommation au repos de ces cores et prend soin de réduire au maximum le leakage des composants en sommeil.

Waw, nehalem utilise des trucs découverts dans l'Atom

[Yasko]

Waw, nehalem utilise des trucs découverts dans l'Atom

Des électrons ?

=>[]