Crunchez vos adresses URL
|
Rejoignez notre discord
|
Hébergez vos photos
Affichage des résultats 1 à 16 sur 16

Discussion: P4 stepping C1

  1. #1
    D'après Ace’s Hardware il semblerait que le stepping C1 apporte plus que de simple correction du core mais de vrai modification dans la gestion du cache L1 et ils prouvent leur affirmation en montrant qu'un P4 2.8 utilisant ce stepping serait jusqu'a 30% (alors que l'augmentation de fréquence devrait permettre juste 10% en plus) plus rapide qu'un 2.53 utilisant l'ancien stepping

    C'est sérieux? Quelqu'un a plus d'infos? Et est ce que ce stepping sera généralisé a tout les modèle de P4?

  2. #2
    Oui il y a effectivement une légère amélioration au niveau des TLB (Translation Lookaside Buffer), dont le nombre d'entrées passe de 64 à 128.
    La TLB est une table où sont stockées les correspondances entre adresses virtuelles et adresses réelles dans la mémoire. Si le processeur a besoin d'une adresse, il scanne sa TLB, et en cas d'échec doit récupérer cette adresse en mémoire centrale.
    Augmenter le nombre d'entrées, et donc la capacité de la table, réduit ce taux d'échecs. Difficile de chiffrer le gain apporté, cela dépend grandement des applications. Mais ça ne peut qu'accélérer globalement.

    La page d'Intel a été mise à jour aujourd'hui
    http://processorfinder.intel.com/scr...LL&PkgType=ALL

    Les modèles concernés sont :
    2.8 (21x133)
    2.6 (26x100) <- tiens celui-là n'était pas prévu ??
    2.5 (25x100)
    2.66 (20x133)
    C'est tout pour le moment ...

  3. #3
    Ah je viens de lire que les autres fréquences vont suivre :

    C1 stepping

    1.8A SL6LA
    2A SL6GQ
    2.20 SL6GR
    2.26 SL6DU
    2.40 SL6GS
    2.40B SL6DV
    2.53 SL6DW
    2.66 SL6DX

  4. #4
    C'est très interressant cette histoire, surtout avec le coup du 2.6 en fsb100 (hmmm 3.45...), ca sera peut être pas pour tout de suite mais je sens que mon 1.8A vient de trouver un bon prétendant a sa succession

  5. #5
    euh ... 3,45 faut pas trop rêver ... le core C1 semble atteindre ses limites autour de 3,2GHz.
    Et à ce titre le 2,5 sera pas mal du tout, 3,33 en bus 133, ça devrait pas être *trop* dur à atteindre.

  6. #6
    De toute façon on verra parce que ca sera pas avant quelque mois (le temps qu'il tombe dans les 250€ et après tout mon 1.8 a tout juste une dizaine de mois) et d'ici là j'aurai bien le temps de voir ce que donne les oc

    En tout cas je suis content de voir qu'ils continuent de sortir des cpu en bus 100 parceque j'aurai du mal a oc un 133 a cause de ma ram et pour ce qui est des 166 je sais même pas si je pourrait les utiliser (a moins d'une maj du bios qui permette de nouvelle ratio cpu/tam/pci..)

  7. #7
    ptit question : il y a t'il une possibilté de monter c'est cpu sur une abit th7 2
    meme si il le faut en changeant les memoires pc800 a pc 1600 le i 850 tiendra le coup.???? comme le bx..
    merci

  8. #8
    oui sans problème !!
    y'aura juste une mise à jour du BIOS pour gérer le nouveau stepping, et sur cette carte qui a plus de BIOS non officiels que d'officiels ça risque d'être un léger retour en arrière...

    L'i850 doit pouvoir supporter les 170 de FSB sans trop de problèmes ... p'têt même plus.

  9. #9
    ca c'est cool j'aurai pas a racheter une nouvelle carte mère si je veux changer de cpu.... pour un fois.
    il y a une ptit adresse pour les bios non officiels.???? j'ai la version officiel 7c
    merci pour les reponses rapide
    super forum .super site
    a+

  10. #10
    Faut chercher les BIOS de M. Natural ... dans ce long long topic ...

    http://forum.oc-forums.com/vb/showth...threadid=78800

  11. #11
    arrrr le lien est mort pour le bios th7 2 beta
    merci quand meme lol
    a+

  12. #12

  13. #13
    Citation Envoyé par Franck@x86
    Oui il y a effectivement une légère amélioration au niveau des TLB (Translation Lookaside Buffer), dont le nombre d'entrées passe de 64 à 128.
    La TLB est une table où sont stockées les correspondances entre adresses virtuelles et adresses réelles dans la mémoire. Si le processeur a besoin d'une adresse, il scanne sa TLB, et en cas d'échec doit récupérer cette adresse en mémoire centrale.
    Augmenter le nombre d'entrées, et donc la capacité de la table, réduit ce taux d'échecs. Difficile de chiffrer le gain apporté, cela dépend grandement des applications. Mais ça ne peut qu'accélérer globalement.
    Bon, si vous avez un peu surfé aujourd'hui, vous aurez vu que tout ça est caduque, et que tous les P4 ont bien 128 entrées. Les précédents steppings renvoyaient une valeur fausse.
    Mais du coup les qques % de différence de performances ne s'expliquent plus, du moins pas à cause de la TLB.

    Mystère donc ...

  14. #14
    oui le gain de performance sera tout simplement la vitesse du cpu... :wink:

  15. #15
    Bah non justement même a fréquence égale le nouveau stepping reste plus performant avec des écart de plus de 5%.

    En tout cas c'est toujours ca de pris mais ca serait quand même pas mal de savoir d'ou ca vient

    Tant qu'on y est Intel commence a faire la promotion de ces P4 Hyperthreading mais j'ai pas trop suivi, ca va être quoi éxactement? Juste un nouveau stepping qu'on a une chance de monté sur nos carte actuelle ou un nouveau core (prescott?) dont on est pas sur de la compatibilité?

  16. #16
    L'hyperthreading, c la fusion entre P4 et Xeon DP. deux cores logiques dans un seul CPU (mais toujours un seul pipeline).
    de 5 à 20% de gain a fréquence égale.

Règles de messages

  • Vous ne pouvez pas créer de nouvelles discussions
  • Vous ne pouvez pas envoyer des réponses
  • Vous ne pouvez pas envoyer des pièces jointes
  • Vous ne pouvez pas modifier vos messages
  •