A part ce que j'ai colle dans ce thread j'ai plus rien.
A part ce que j'ai colle dans ce thread j'ai plus rien.
fefe - Dillon Y'Bon
<HS>Envoyé par fefe
Puisque tu en parles, qu'est-ce qui est arrivé à Ace's Hardware ? Le site est toujours online mais pas à jour depuis une éternité, sans annonce ou message explicant l'arrêt - regrettable - du site.
</HS>
Le principal redacteur a ete embauche par anandtech, et les 2 autres ont arrete je crois (ou alors participent a l'occasion a anandtech).
fefe - Dillon Y'Bon
Par contre le forum vit encore un peu.Envoyé par Alexko
Je viens de m'acheter un Core E6400 (2.13 GHz) et une ASRock 775DualVSTA pour remplacer un Sempron 2400 et une MSI K7N2 (Total : 260 EUR).
Tout le reste de la config reste identique (RAM, HD, ...)
Bataille à 2 GHz :
Epreuve : Compression en rar de 868 Mo de wav repartis en 2373 fichiers
Sempron : 10'06"
Core 2 : 5'36"
:whistle:
Bon, maintenant on va voir ce que ca donne en montant (bien qu'avec une CM à 50 EUR je risque de ne peut être pas aller bien haut...)
Je vient de m'acheter un petit "wattmetre" à LIDL, 10€, je vais faire quelques sessions de 3DMark & autre pour enfin avoir une petite idée "reele" de la conso. de mes machines.
C'est exactement ce que je me suis dit en lisant ça...Envoyé par Franck@x86
Mes propos n'engagent personne, même pas moi.
mdr, c pas faux.Envoyé par Franck@x86
Un peu de pub pour le livre de Jon :
http://feeds.feedburner.com/~r/arste...1204-8340.html
Sûrement encore un truc à la con, mais si vous vous souvenez je me suis posé une question sur les transistors dans le Yonah.
En gros, la partie exécution semblait petite comparativement au nombre de transistor si le cache L2 était ECC (normal) et redevenait un rien logique (aux environs du Dothan) si on considérait le cache comme non-ECC.
Je viens de me poser la question avec le Core2Duo (et le nouveau modèle avec 2Mo d'origine)
Core2 4Mo : 291 millions de transistor, environ 226.000.000 pour la cache (6 transistors pour la SRAM * 9 bits en comptant l'ECC * 1024 * 1024 * 4). Reste 64millions au total, et donc environ 32millions par core.
Core2 2Mo (E4300) : 167 millions annoncés. En enlevant 113 millions pour la cache, on trouve 53 millions pour 2 core, et donc 26 millions par core.
Un peu illogique, non ?
Si comme j'avais fait le calcul avec le Yonah, on considère le cache comme non-ECC, ça fait 100 millions pour le cache, donc environ 33 millions au final pour le core, ce qui est plus logique à mon gout.
Vous en pensez quoi ? sachant que pour le yonah, on n'avait pas eu le fin mot de l'histoire ?
Je pense que l'histoire va se repeter.Envoyé par dandu
Si on a eu le fin mot, le Yonah utilise bien un cache L2 ECC, tout comme le Conroe.
et la différence de transistor vient de quoi ? c'est mes calculs qui sont faux, ou y a un truc qui change qu'on ne voit pas ?
ben si tu considère que la diff de transistor n'est que due au cache: ça fait 124M pour 2Mo de cahe, le double pour 4, et pour chaque proc il reste 43M pour deux coeurs, ça marche plutôt bien moi je trouve les calculs (en même temps je ne sais pas du tout combien de transistor il faut pour un bit de cache ECC ou non) :D
Normalement, 6 transistor par bit, et 9 bits par octet (en comptant l'ECC).
L'hyperthreading secret désactivé ? :whistle:Envoyé par dandu
dans ce cas ça fait 54 transistors par octet.Envoyé par dandu
D'après le calcul que j'ai fait précédament c'est plutôt 59.13 par octet donc:
- soit ça vient des arrondis de décompte des transistors (genre 268032 transistors comptés en trop)
- soit il y a quelques transistors en plus pour de la gestion, alim ou autre (genre si c'est possible de désalimenter une partie du cache, ou gérer les tensions d'alim du cache)
De toute façon, je doute qu'on puisse avoir des chiffre plus précis; et compte tenu de ces approximations, on doit pas être trop loin de la vérité, surtout qu'il y a peut-être de petites différences sur les coeurs tout de même.
Tu as oublie de compter les tags du cache (encore ? )Envoyé par dandu
fefe - Dillon Y'Bon
ah ben voila.
ils correspondent à combien ?
en partant d'un cache de 4Mo, 16 way associatif, avec des lignes de 64o, et un adressage physique 40 bits:
+la logique pour faire les lookups.Code:2^22/2^6/2^4 = 2^12 "sets" 40-22+4=22 bits /set 22*2^12*2^4=1441792 bits
Si on considere ce que tu as utilise plus tot 1.44*6*9/8=9.7M de transistorsCore2 4Mo : 291 millions de transistor, environ 226.000.000 pour la cache (6 transistors pour la SRAM * 9 bits en comptant l'ECC * 1024 * 1024 * 4). Reste 64millions au total, et donc environ 32millions par core.
Core2 2Mo (E4300) : 167 millions annoncés. En enlevant 113 millions pour la cache, on trouve 53 millions pour 2 core, et donc 26 millions par core.
Un peu illogique, non ?
Si comme j'avais fait le calcul avec le Yonah, on considère le cache comme non-ECC, ça fait 100 millions pour le cache, donc environ 33 millions au final pour le core, ce qui est plus logique à mon gout.
291M-226M-10M=55M => 27M/core
167M-113M-5M =49M => 25M/core
Et ce en partant du principe qu'il y a 0 transistors hors stockage dans le cache (ce qui est faux).
fefe - Dillon Y'Bon
Ok, merci pour l'info.
C'est quand même génial de trouver des gens comme vous qui savent tant de chose. On en apprend tous les jours
Pour les pro des calculs de transistors:
Le futur processeur dual core d'Intel gravé en 45 nm, Penryn, ne devrait pas être dénué de surprises.
En effet, on vient d'apprendre qu'il disposerait de 410 millions de transistors contre 291 millions pour un "simple" Core 2 Duo gravé en 65 nm. Ainsi, la surface de ce dernier est de 143 mm² contre environ 110 mm² pour son remplaçant.
Il fait donc mieux en étant plus petit. Reste maintenant à savoir à quoi correspondent ces 119 millions de transistors.
On sait d'ores et déjà que l'on aura droit à de nouvelles instructions SSE4, et un cache L2 plus important (3 à 6 Mo), mais Intel pourrait aussi avoir d'autres tours dans ses manches.
Le TDP de ces processeurs est de 65 watts. Il sera de 35 watts pour les versions mobiles, et de 80 watts pour les "extrême edition". Il sera INtéressant de voir ce qu'il en est de la consommation finale de ces petites bêtes.
Conroe:
Peryn:
http://www.pcinpact.com/actu/news/34...ie.htm?vc=1#vc
PIII-S 1.4 GHz + P-M 1.4 GHz + P4C 2.8 GHz + E4300 1.8 GHz
La news de HFR est un peu plus au niveau et évite de tomber dans le copiage de PR :D
Guillaume a fait un article sympa sur matbe à ce propos
J'ai appercu ca, mais je n'ai pas eu le temps encore de le lire en détail :jap:Envoyé par Stephane@Mat.be
D'ailleurs c'est assez amusant, tout le monde fantasme sur la gravure à 45nm, sur les process impliqués au niveau du Silicium, mais le challenge commence à être au niveau de la création des masques utilisés pour la litho aujourd'hui. D'autant que c'est un peu comme les galettes de SiOI, y'a pas 30 acteurs sur ce marché, c'est vérouillé par 2/3 acteurs.
Même chose pour les machines à litho aussi, 2/3 acteurs pas plus.
(le SOI: un seul acteur: les frenchies de SOITEC :D)
Je lis avec intérêt...Envoyé par Stephane@Mat.be
EDIT :
Vu qu'il parle de phonons, de mécanique quantique (meme si c'est qu'un survol de très haut), il aurait pu parler du problème de graver en 45nm avec un laser à 193... (déjà, de base (comprendre, intuitivement), c'est balaize, mais si tu rajoutes la diffraction, c'est très fort)
Ensuite, pas un mot sur l'éventuel problème que pose les isolants en termes de retard : la capacité n'induit pas seumement une fuite, elle induit aussi une résistance au changement d'état.
Enfin, on écrit cristal en français, et pas crystal. Par contre, en belge, je sais pas...
C'est bien écrit et clair. La tache était pourtant ardue. Bon boulot.
Mes propos n'engagent personne, même pas moi.
Je demanderai à Guillaume de passer ici si tu as des questions