Conroe et innovations

**EPIC** · 05/09/2006, 22h56

Oki merci ! :jap:

**Dandu** · 05/09/2006, 23h16

en jouant comme ça, un C7 peut éclater tous les autres si on utilise le codage en hard des systèmes de cryptage, non ?

**fefe** · 06/09/2006, 07h49

Un autre moyen de trouver l'A64 beaucoup plus puissant que le C2D est en utilisant du code avec des chaines de imul64 dependants (ca se trouve en crypto aussi).

**Alexko** · 08/09/2006, 08h25

Envoyé par krumtrash

Que pensez vous de ce test:

http://www.ppcnux.com/modules.php?na...ticle&sid=6552

En gros les C2D ne brillent pas tant que ca... :heink:

Mais c'est des Core Duo là, pas des Core 2 Duo !

**ylyad** · 08/09/2006, 09h24

Envoyé par Alexko

Mais c'est des Core Duo là, pas des Core 2 Duo !

Y a un MacPro qui est en architecture Core 2.

**Childerik** · 08/09/2006, 13h35

Ce que j'adore aussi : MacPro : ISA : IA32/AMD64 :D. Considérant pour eux que l'EM64T doit s'appeler AMD64 parce que c'est voler le fruit d'AMD que de se faire appeler EM64T, on va jouer à "qui a copié qui ?" : l'AMD64 devra être renommé en IA64, et l'IA64 en MIPS64. Après tout, honneur au plus ancien

.

**Lissyx** · 08/09/2006, 19h06

heu, IA64 c'est sur les Itaniums, de mémoire.

**Childerik** · 08/09/2006, 19h15

Oui, je sais

. Je ne parle pas à archi équivalente.

**Lissyx** · 08/09/2006, 19h41

Ha d'accord

**Franck@x86** · 08/09/2006, 23h03

Tiens alors j'aimerais avoir votre avis sur ceci :

http://www.bleedinedge.com/forum/showthread.php?t=23803

Personnellement j'ai du mal à croire que le NB aurait une fréquence fonctionnement dépendante du coefficient multiplicateur du processeur. Les screens Sandra qui étayent les propos me font quand même sacrément penser au fameux bug du TSC. Cela dit ... bon je sais pas, j'aimerais votre avis.

**Sndk** · 26/09/2006, 13h58

Envoyé par Franck@x86

Plus j'en apprends sur ce cpu plus je le trouve bien foutu, mais toute cette perfection me fait me poser des questions.

L'archi Core est performante parce que tout y est plus gros, plus large. A l'avenant le P4 faisait dans la "longueur", le Conroe fait dans la "largeur". A l'instar des caches, sur P4 ils étaient petits mais très performants, et surtout repensés dans leur fonctionnement (le TC notamment). Core fait juste dans la taille.
Ensuite, les petites optims finaudes de Core ... là Intel s'est avant tout basé sur les statistiques d'un code x86 classique et a mis le paquet pour accélérer les instructions les plus courantes rencontrées aujourd'hui.

Alors OK ça marche, mais je ne peux pas m'empêcher de penser qu'Intel a fait le processeur que le marché attendait qu'il fasse, et que bah finalement y'a peu d'innovations dans tout ça. A l'avenant le P4 était beaucoup plus intéressant en terme de nouveautés, il représentait une véritable nouvelle approche. Un point notamment : le P4 était le roi du SSE, à une époque où le SSE était encore loin d'être présent partout (enfin même aujourd'hui d'ailleurs on peut pas dire qu'il le soit). Bref le CPU avait un certain potentiel, non forcément visible au moment de sa sortie. Là je sais pas, le Conroe semble donner directement toutes ses tripes, y'a rien qui m'a semblé représenter un "pari sur l'avenir".

Bon je sais pas, je me prends peut-être un peu trop la tête après tout

Qu'est-ce que vous en pensez ?

Je comprend ton ressenti mais je dirais qu'iNTEL pari sur les cores plutôt que sur le devellopement de l'architecture. Bien sur il n'est pas à exclure une future refonte du C2D via un die shrink mais au final on aura 2x2 ou 4x2 core de E6600 et au vu du Kentfield

**Sndk** · 26/09/2006, 14h06

Envoyé par Franck@x86

Tiens alors j'aimerais avoir votre avis sur ceci :

http://www.bleedinedge.com/forum/showthread.php?t=23803

Personnellement j'ai du mal à croire que le NB aurait une fréquence fonctionnement dépendante du coefficient multiplicateur du processeur. Les screens Sandra qui étayent les propos me font quand même sacrément penser au fameux bug du TSC. Cela dit ... bon je sais pas, j'aimerais votre avis.

J'ai pas tout compris bien que comprenant l'anglais, un poil technique pour moi vu que je n'ai pas les bases de ce coté la, mais article intéressant toutefois.

je vais rester a 400 de fsb alors :D

**Childerik** · 27/09/2006, 20h46

http://www.clubic.com/actualite-3892...ions-sse4.html

:heink:

Le SSE4 du Core 2 Duo n'est pas du vrai SSE4 ?

**Sndk** · 27/09/2006, 21h00

Envoyé par childerik

http://www.clubic.com/actualite-3892...ions-sse4.html

:heink:

Le SSE4 du Core 2 Duo n'est pas du vrai SSE4 ?

Nous profitons de cette brève pour préciser que les processeurs Core 2 Duo n'intègrent pas le jeu d'instrutions SSE4 à proprement parler, mais une extension du SSE3 baptisée par Intel : Supplemental SSE3 et introduisant 32 nouveaux codes d'opération.

Voila tu as ta réponse.

**Childerik** · 27/09/2006, 22h02

Envoyé par Sndk

Nous profitons de cette brève pour préciser que les processeurs Core 2 Duo n'intègrent pas le jeu d'instrutions SSE4 à proprement parler, mais une extension du SSE3 baptisée par Intel : Supplemental SSE3 et introduisant 32 nouveaux codes d'opération.

Voila tu as ta réponse.

Merci pour la précision, je sais lire les news quand même :sarcastic:.

Mon étonnement vient du fait que personne n'en ait parlé jusqu'à présent. Alors que ça fait des mois qu'on voit le "pseudo" jeu SSE4 dans les captures CPU-Z sans que personne ne soit apostrophé.

**PeGGaaSuSS** · 27/09/2006, 23h03

Mauvais sujet

=> http://forum.x86-secret.com/showthread.php?t=2634

:whistle:

**fefe** · 28/09/2006, 13h38

Envoyé par childerik

http://www.clubic.com/actualite-3892...ions-sse4.html

:heink:

Le SSE4 du Core 2 Duo n'est pas du vrai SSE4 ?

Ca me fait bien rire tout ca. Ils l'appellent comme ils veulent, mais rien a chage dedans. Ils l'appelleraient MMX3 que ca declencherait un tolle general a ce rythme

.

**johnnyholzeisen** · 28/09/2006, 15h12

Envoyé par fefe

Ca me fait bien rire tout ca. Ils l'appellent comme ils veulent, mais rien a chage dedans. Ils l'appelleraient MMX3 que ca declencherait un tolle general a ce rythme

.

T'as sauté le MMX 2

Ça risquerait de déchaîner les foules :D

**Franck@x86** · 25/10/2006, 15h23

Tout le monde ne lâche pas les GHz semble-t-il :

http://www.01net.com/article/331038.html?rss

**fefe** · 26/10/2006, 15h06

Envoyé par Franck@x86

Tout le monde ne lâche pas les GHz semble-t-il :

http://www.01net.com/article/331038.html?rss

Ce qui a arrete la course au GHz dans le monde des PC c'est une enveloppe thermique limitee. L'enveloppe thermique des serveurs IBM n'est pas tout a fait la meme que celle d'un PC, le bruit resultant de la ventilation du four n'est pas vraiment un probleme.

Je met en doute le fait que leur power 6 a 5GHz soient adaptes pour mettre dans des racks 1U

.

Sinon si ils parviennent a resoudre le probleme de leakage des circuits non actifs la montee en frequence leur posera effectivement moins de problemes de power. Le fait d'avoir plusieurs "voltage plane" sur un chip n'est pas une idee nouvelle, cela permet de reduire la conso des zones ou les transistors n'ont pas besoin de vitesse. En revanche cette technologie devient couteuse / complexe/ inefficace quand on veut avoir plus de 2 ou 3 "power planes" sur un chip (les on die voltage regulators necessaires a la productions de ces differentes sources de courant finissent par dissiper plus que l'economie potentielle, et il faut une tres bonne isolation entre les zones du chip a differents voltages.).

Si ils font un x2 en frequence avec seulement 1 changement de process (en supposant qu'ils n'ont pas ete trop optimistes sur leur 30% d'amelioration... Il est rare de voir les 30% atteints de nos jours meme quand on mesure en fin de vie d'un process), ca signifie une reduction du temps de cycle de plus d'1/3 ce qui signifie donc une augmentation du nombre d'etages du pipeline en consequence. Avec l'augmentation du nombre d'etages viendra une augmentation du nombre de transistors assez significative aussi.

Au final tout le monde va converger vers a peu pres le meme nombre d'etage, les PPC/AMD en arrivant par le bas (de ~10), et les Intel en arrivant par le haut (de ~30). Le resultat etant des machines a 14-15 etages

.

Sinon les annonces de frequence IBM ont souvent tendance a confondre frequence en fin de vie et frequence a la release

et ca induit souvent en erreur.

**^M^** · 26/10/2006, 19h38

A ce que j'ai compris ils prévoient 4Ghz pour le Power 6 (65nm SOI) et 5Ghz pour la version 6+ (45nm SOI).
Mais je n'arrive plus à retrouver l'info.

**eponge** · 27/10/2006, 00h35

Quitte à sortir un refroidissement exotique pour leurs serveurs, ils peuvent bien atteindre les fréquences annoncées, nan ?

**PeGGaaSuSS** · 27/10/2006, 23h25

Quand on parle du loup...
http://light.pcinpact.com/actu/news/...tercooling.htm

**fefe** · 29/10/2006, 12h35

Je ne croyais pas si bien dire

.

Sinon je prends les paris que les Power6 ne seront pas vendus a des frequences vraiment superieures aux x86 (je me reserve 200MHz de marge

au moment ou ils seront vraiment disponibles.

PS: Je ne parie que des choses qui se boivent

.

**jose99m** · 31/10/2006, 20h23

Envoyé par fefe

ca signifie une reduction du temps de cycle de plus d'1/3 ce qui signifie donc une augmentation du nombre d'etages du pipeline en consequence.

Non :
"The basic pipeline for the POWER6 is the same number of stages as the POWER5, but they have been rebalanced across the different phases."

http://www.realworldtech.com/page.cf...1606194731&p=2

**jose99m** · 31/10/2006, 20h35

Envoyé par Sndk

Je comprend ton ressenti mais je dirais qu'iNTEL pari sur les cores plutôt que sur le devellopement de l'architecture.

En même temps c'est la 1ère archi x86 depuis le K7 à apporter un gain sensible de performance sur TOUTES les applications, y compris monothread, à fréquence comparable (cad la même pour les p6, K7-8, et +1/3 pour le Netbuse).

**fefe** · 02/11/2006, 17h59

Envoyé par jose99m

Non :
"The basic pipeline for the POWER6 is the same number of stages as the POWER5, but they have been rebalanced across the different phases."

http://www.realworldtech.com/page.cf...1606194731&p=2

Si le nombre d'etages reste effectivement le meme alors il y a un probleme fondamental ailleurs:
- tu ne gagnes pas 2x en vitesse de transistors avec un changement de process, pas meme avec 2, avec 3 oui (ou alors IBM a reussi quelque chose avec son process que personne n'a reussi depuis plus de 15 ans).
- l'excuse de re-pipeliner la machine me semble etre mauvaise, si en changeant la repartition des taches entre les etages de pipeline ils gagnent 30% de temps de cycle ca signifie que le Power 4/5 a un design catastrophique : certains etages se retrouveraient a avoir un delai de traversee plus de 30% superieur aux autres et je doute qu'un seul designer/architecte d'IBM ait pu "oublier" un speedpath comme ca. 5% je veux bien y croire, 30% je ne crois plus au pere noel.
- ou alors les power 4/5 etaient au voltage minimum du process et ils comptent gagner les 30% de changement de process + 30% en passant pres du voltage max + les quelques %de repipelining + les % restants d'ameliorations architecturelles ayant pour effet de reduire la longueur du pipeline comme un trace cache par exemple (puis ajout des cycles necessaires a la montee en frequence, au final on peut effectivement arriver au meme nombre d'etages)

Bref il n'ya pas pour l'instant d'informations publiques permettant de croire qu'il ne s'agisse pas de marketing BS.

**Dandu** · 02/11/2006, 18h04

surtout vu ce qu'ils ont promis avec le G5 et ce qu'on a réellement eu, par exemple.

Parce que on nous bassine que les CPU des consoles NextGen à base de PowerPC sont vraiment très bien, n'empêche que :

Le CPU de la Xbox360 est pas spécialement puissant.
Le core PowerPC du Cell de la PS3 est franchement mauvais au niveau perfs brutes.
Le CPU de la Wii semble être le même que celui de la GameCube en plus rapide, et c'était jamais que un équivalent G4 chez IBM.

Je veux bien que l'architecture soit supérieure aux x86 sur pas mal de points, mais les processeurs des consoles, c'est des vieux design montés en fréquence, il me semble, on est loin d'un PPC970.
En plus, face à un Core2Duo, je trouve plus l'avantage flagrant qu'on avait pendant un temps (P4 vs G5).

**jose99m** · 02/11/2006, 20h54

Envoyé par fefe

- tu ne gagnes pas 2x en vitesse de transistors avec un changement de process, pas meme avec 2, avec 3 oui (ou alors IBM a reussi quelque chose avec son process que personne n'a reussi depuis plus de 15 ans).

Un des arguments avancés est l'optimisation "à la main" des cricuits, au lieu de s'en remettre à un soft, un peu comme l'a fait DEC pour l'Alpha.

**jose99m** · 02/11/2006, 20h56

Envoyé par dandu

Le core PowerPC du Cell de la PS3 est franchement mauvais au niveau perfs brutes.

Tout dépend de quoi on parle. Le core généraliste est faible, mais les 8 SPUs cartonnent pour le vectoriel. Cà n'est pas pour rien que ce cpu entre dans des calculateurs scientifiques.

Discussion: Conroe et innovations

Outils de la discussion

Règles de messages