Crunchez vos adresses URL
|
Calculez la conso électrique de votre PC
|
Hébergez vos photos
Page 3 sur 3 PremièrePremière 123
Affichage des résultats 61 à 69 sur 69
  1. #61
    Non, ils disent plutot: on n'a pas trouve comment faire le 22nm sans Trigate . C'est un peu different...
    fefe - Dillon Y'Bon

  2. #62
    Ha, j'ai tout compris de travers, m'étonne pas vu mon niveau de compétence dans le domaine...

    Les autres fabricants ne prétendent-ils pas pouvoir se passer de ce genre de transistor pour le 20/22nm ?

  3. #63
    Peut-être s'appuient-ils sur des outils plus matures, puisqu'ils ont 12~18 mois de retard. D'ailleurs, la situation rappelle ce qui s'est passé avec le HK/MG.
    Mon blog (absolument pas à jour) : Teχlog

  4. #64
    Le point de vue de David Kanter chez RWT.

  5. #65
    The three transistor options that Intel evaluated at 22nm were conventional planar, tri-gate and fully depleted silicon-on-insulator (FD-SOI, sometimes referred to as extremely thin SOI). Scaling bulk transistors to 22nm was the low-risk fallback plan. It is known to work, but with much smaller performance gains and complications from variation. FD-SOI has very similar benefits to a tri-gate device, but is planar. It relies on placing a ~10nm oxide layer between the wafer and a thin layer of silicon, which achieves slightly better isolation than tri-gate and similar benefits. One advantage is that FD-SOI is compatible with body-biasing techniques, which can improve performance. Despite this, there are significant challenges; as with all SOI, it is very hard to build diodes (for static electricity protection) – the oxide layer must be removed. More importantly, it is very expensive. Intel estimates that FD-SOI increases the cost of a finished wafer by 10%, compared to 2-3% for tri-gate. The cost for FDSOI is prohibitive for Intel (and TSMC), precluding it as an option. So the decision came down to whether Intel’s manufacturing group was confident that they could get tri-gates into high volume at 22nm.
    Le choix etait en un transistor incontrolable et peu performant: une augmentation de la variabilite implique une baisse des yields a moins de pouvoir vendre des processeurs de tres mauvaise qualite par rapport aux generations precedentes. Un transistor couteux a faire, et Intel a evie le SOI a peu pres a chaque fois que possible, et ce transistor difficile a construire mais peu couteux et performant... (Il est evident que Intel ne va pas decrire les options de maniere favorable pour les choix qu'ils n'ont pas pris).

    La partie la plus interressante des courbes est le fait que le process est accelere de maniere significative a bas voltage: augmentation de la perf des produits low power est plus importante que celle de ceux qui consomment beaucoup: ca a tendance a reduire les ecarts de perf entre par exemple les processeurs pour laptop qui tournent a faible voltage et les desktop.
    fefe - Dillon Y'Bon

  6. #66
    Juste une petite news au passage: dotfive a rempli ses objectifs, les 500GHz de Fmax ont bien été atteint et le process est stabilisé (enfin à peu près). Ok c'est du hbt Si-Ge mais ça envoie du steak!

    et soit dit en passant j'ai envoyé ma puce en fab!

  7. #67
    Une question, quand dotfive parle de 500GHz je suppose que c'est pour de la logique. Quel circuit est utilise pour quote fmax : 1 gate ? Donc temps de traversee d'une gate ~2 picosecondes (dans ce cas les circuits utiles les plus rapides faisables tourneraient probablement dans les 50GHz en comptant 10 gates/clock).

    En partant du principe que j'ai bien compris, si on prend un bulldozer, le temps de traversee d'une gate est a peu pres de 12ps (4GHz / 20 gates par cycle), ca donne donc un process 6 fois plus rapide chez dotfive (c'est assez impressionnant malgre l'utilisation de materiaux "exotiques").
    fefe - Dillon Y'Bon

  8. #68
    Nan quand dotfive parle de 500GHz, c'est uniquement pour la fmax, la Ft est autour de 300 GHz et c'est dédié à l'analogique.
    Pour donner un ordre d'idée, je bosse sur une techno assez proche de celle de dotfive, j'ai un temps de traversée de porte de 2.5 ps. Mais mon circuit fonctionne à 80 Gbits/s (signaux NRZ donc du numérique mais je suis limite en harmonique...). Donc on doit pouvoir monter à 110 GHz pour dotfive avec pas mal d'optimisation d'architecture de circuit (il faut 3 harmonique pour avoir un pseudo signal carré).

    Par contre comme on est en hbt, la consommation devient vite délirante.

    Cependant extrapoler la Fmax du bulldozer comme tu le fait est pas exact, on est plus de l'ordre du 2-3 fois plus rapide. En cmos 65 nm on est 200 GHz de fmax, mais oui dotfive est impressionnant (et c'est européen )

  9. #69
    Allez hop je mets ça là parce que ça me paraît approprié.
    L'année dernière à ISCA on avait RowHammer, ou le fait qu'accéder de façon répétée à une ligne (row) d'un chip de DRAM faisait changer des bits dans les lignes adjacentes. Jusqu'à présent, c'était resté cantonné à la presse spécialisée.

    Mais depuis que google a publié un exploit hier qui tire parti de RowHammer, on commence à voir des choses arriver sur des sites un peu plus mainstream comme ArsTechnica. Je suppose que les fabricants étaient déjà au courant depuis des années, mais je pense qu'il y a de la rigolade potentielle si ça arrive sur Clubic.
    On ne parlera jamais assez des RISC liés à la vente d'ARM.

Règles de messages

  • Vous ne pouvez pas créer de nouvelles discussions
  • Vous ne pouvez pas envoyer des réponses
  • Vous ne pouvez pas envoyer des pièces jointes
  • Vous ne pouvez pas modifier vos messages
  •