ARM, architecture, news, etc.

[Neo_13]

Je m'interroge sur l'écart de coût d'achat d'un CPU de ce type, forcément complexe (plus qu'un ARM de GSM) et dans des techno de gravure de pointe face à un Intel qui maîtrise son process complet à des coûts ... "amortis". Maintenant, c'est peut-être compensé par l'écart de conso/clim/...

[newbie06]

Je m'interroge sur l'écart de coût d'achat d'un CPU de ce type, forcément complexe (plus qu'un ARM de GSM) et dans des techno de gravure de pointe face à un Intel qui maîtrise son process complet à des coûts ... "amortis". Maintenant, c'est peut-être compensé par l'écart de conso/clim/...

Ca oblige au minimum Intel a baisser leurs marges sur les prix de leurs chips serveur ou a se phagocyter eux-memes en introduisant des chips genre Avoton.

En fait, je ne suis pas fondamentalement convaincu que quiconque soit radicalement meilleur que les autres techniquement, c'est plus devenu une affaire de business model qu'autre chose a mon humble avis.

[Dandu]

Ben vu que certains ont du mal à avoir de bons rendements, j'imagine que certains sont meilleurs.

Sinon, NVIDIA a enfin parlé un peu de Denver, même si ça sent « on est vachement en retard mais on essaye de faire parler de nous »

[Møgluglu]

Sinon, NVIDIA a enfin parlé un peu de Denver, même si ça sent « on est vachement en retard mais on essaye de faire parler de nous »

Nooon...


Sinon, leur "7-way superscalar", je suppose que c'est la même façon de compter que pour les CUDA Cores ?

[newbie06]

Sinon, leur "7-way superscalar", je suppose que c'est la même façon de compter que pour les CUDA Cores ?

J'imagine que c'est la meme facon de compter qu'Anand avec Cyclone

[Møgluglu]

Ça n'a probablement rien à voir, mais on a maintenant la confirmation que Nvidia bosse / ont bossé aussi sur des technos à la Transmeta.
Notamment un mode "natif" pour exécuter directement ce qui semble être des µ-ops, et du support hardware pour JIT (tables de traduction, compteurs matériels, traps pour basculer vers le runtime...)
Mais contrairement à l'approche Transmeta, le hardware garderait des décodeurs matériels pour le jeu d'instructions cible. Juste pas assez pour décoder 7 instructions par cycle.

(Pour ceux qui ont le droit de les lire, ils ont quelques brevets là-dessus :
http://www.freepatentsonline.com/y2013/0275684.html
http://www.freepatentsonline.com/y2013/0311752.html )

[Neo_13]

Ca oblige au minimum Intel a baisser leurs marges sur les prix de leurs chips serveur ou a se phagocyter eux-memes en introduisant des chips genre Avoton.

OK

En fait, je ne suis pas fondamentalement convaincu que quiconque soit radicalement meilleur que les autres techniquement, c'est plus devenu une affaire de business model qu'autre chose a mon humble avis.

Quand je bossais pour un certain fondeur néerlandais, c'est pas exactement ce qu'on disait.

Mais peu importe, un 22nm Intel pour faire aussi "bien" qu'un 14nm TSMC... Ca donne l'écart de coût aussi.

[newbie06]

Quand je bossais pour un certain fondeur néerlandais, c'est pas exactement ce qu'on disait.

Bah ça n'est que mon avis, je me plante souvent

Mais peu importe, un 22nm Intel pour faire aussi "bien" qu'un 14nm TSMC... Ca donne l'écart de coût aussi.

Sur le coût je ne sais pas : l'Apple A7 et le dernier chip AMD ont "montré" que les process 28nm de GloFo et Samsung sont plus denses que le 22nm (la première variante en tout cas) d'Intel. Il y aurait donc un surcoût en terme de surface de wafer.

[fefe]

Bah ça n'est que mon avis, je me plante souvent


Sur le coût je ne sais pas : l'Apple A7 et le dernier chip AMD ont "montré" que les process 28nm de GloFo et Samsung sont plus denses que le 22nm (la première variante en tout cas) d'Intel. Il y aurait donc un surcoût en terme de surface de wafer.

Plus dense pour certains types de transistors (certains types de SRAM essentiellement). Donc les conclusions sur la densite dependent du design du chip que tu as choisi pour faire la comparaison. Au final ta conclusion reste correcte parce que si tu compares la densite de 2 SOC "typiques" c'est vrai (et lie a la quantite de SRAM), mais c'est interressant de regarder un peu plus loin parce que il y a une raison fondamentale a cette difference:
tu peux faire des SRAM tres denses operant a haut voltage ou peu dense a bas voltage. C'est une question de choix de design quand les librairies incluent les 2 types de SRAM.

Tu peux donc choisir une optimisation pour le cout ou pour le power. Et une fois que tu normalise le type de cells de SRAM que tu veux employer et leur voltage la relation entre i22nm et t28nm se rapproche de sqrt(2) (pas exactement en pratique parce que les gains en densite des transistors 3D ne sont pas les memes qu un shrink "classique" et il y a d'autres differences entre les process).
Un des autres parametres affectant la densite est le taux de remplissage atteint qui depend essentiellement des methodes de design. Tu peux optimiser pour vitesse, power ou area et tu peux avoir facilement 15-20% de taux de remplissage de difference. Intel historiquement optimisait pour la vitesse et les autres pour le cout et c'est un autre facteur qui affecte la densite observee independament du process lui meme.

Tout ca pour dire qu'il est possible de faire un chip plus dense en Intel 32nm qu'en Intel 22nm aussi rien qu'en jouant sur les 2 parametres donnes en exemple (et ca ne rendra pas le 32nm super dense meilleur que le 22nm pas dense, ca le rendra juste moins couteux).

[Thamior]

Apparemment Wisconsin-Madison poursuit Apple parce qu'ils utiliseraient le prédicteur de dépendances mémoire de Moshovos et al. (dont Sohi) sur le A7. Moi ça ne m'inspire pas grand chose même si je sais juste qu'ils ont aussi poursuivi Intel il y a quelques années (et je crois qu'ils ont gagnés, enfin Intel a payé).

Selon vous, ils commencent juste à avoir besoin d'argent parce qu'Intel ne leur file plus un rond ou alors c'est totalement légitime? J'avoue ne pas trop savoir à quel point la guerre des brevets fait rage (ou non) à l'intérieur des puces du coup si quelqu'un a un avis éclairé à faire partager...

[newbie06]

Je ne connais pas du tout cette histoire, mais les brevets dans les CPU me font penser a l'arme nucleaire : dans l'industrie tout le monde en a, mais personne ne va appuyer sur le bouton le danger de dommages collateraux est beaucoup trop important. Il est certain que tout le monde utilise des brevets des autres sans meme le savoir.

Je ne sais pas comment ca se passe chez les autres, mais chez nous il est interdit de lire des brevets pour eviter une pollution inconsciente. Du coup si un brevet etait viole ce serait accidentel.

Sinon je serais curieux de savoir comment WM a pu decouvrir qu'Apple utilisait de leurs brevets, tellement on en sait peu de leur design...

[Dandu]

Tiens, question :

Rockchip qui annonce du Cortex A17 avant de barrer et de dire que c'est finalement du A12, c'est une erreur ? Un truc pas annoncé ? Ou comme dit Charlie, A17 était le nom prévu pour le A12 au départ ?

[fefe]

Je ne sais pas comment ca se passe chez les autres, mais chez nous il est interdit de lire des brevets pour eviter une pollution inconsciente. Du coup si un brevet etait viole ce serait accidentel.

Pareil, et toutes les discussions sur les sujets de patent sont "no comment".

[Alexko]

Je ne sais pas exactement comment ça fonctionne chez Apple, mais :

“Since the issuance of the '752 patent, Apple has filed one or more patent applications that cite the '752 patent as relevant prior art,” WARF said in the complaint.

http://fudzilla.com/home/item/33839-...-us-university

Donc y'a au moins une personne qui était au courant.

[newbie06]

La decouverte du prior art peut fort bien intervenir apres que tu aies "decouvert ton invention", par exemple lorsqu'en fin de projet tu rediges ton brevet et qu'un avocat decouvre ce prior art.

[Møgluglu]

Je ne connais pas du tout cette histoire, mais les brevets dans les CPU me font penser a l'arme nucleaire : dans l'industrie tout le monde en a, mais personne ne va appuyer sur le bouton le danger de dommages collateraux est beaucoup trop important. Il est certain que tout le monde utilise des brevets des autres sans meme le savoir.

Par contre une université n'aura pas grand-chose à perdre... à part... des collaborations, des contrats, des internships, des débouchés pour la recherche... Ouais non c'est tout aussi débile en fait.
C'est tout le problème quand tu as un département juridique dont le boulot est de veiller sur l'IP. Ou n'importe quel autre organisme. Des fois, tu n'arrives pas à les empêcher de faire le boulot pour lequel ils sont payés.

La decouverte du prior art peut fort bien intervenir apres que tu aies "decouvert ton invention", par exemple lorsqu'en fin de projet tu rediges ton brevet et qu'un avocat decouvre ce prior art.

Ce qui est en général le cas, surtout quand on interdit aux ingés de lire les brevets des autres...

[Alexko]

La decouverte du prior art peut fort bien intervenir apres que tu aies "decouvert ton invention", par exemple lorsqu'en fin de projet tu rediges ton brevet et qu'un avocat decouvre ce prior art.

Certes, mais dans ce cas-là, tu es bel et bien au courant, donc tu peux chercher à obtenir une licence.

[fefe]

Bien souvent le prior art, souvent dans le cas de la litterature universitaire sur le sujet d'architecture des CPUs est suffisament vague ou pas implementable telle quelle qu'il y a reel desaccord sur qui a invente ce qui etait important. Normalement tu ne peux pas patenter une idee, juste une implementation d'une idee (ou une methode d'implementation). Bien souvent les ingenieurs partent d'idees qu'ils ont deja entendu (que ca soit dans des confs ou dans d'autres domaines, ou une observation d'un phenomene naturel), et creent une implementation s'inspirant de l'idee.

Je peux te guarantir que dans l'esprit original des patents, il n'y a pas de violation de propriete intellectuelle dans l'essentiel de ces situations, mais si il y a une lawsuit il y aura settlement.

Demande juste a un groupe d'inventeurs ayant collabore sur un projet qui a invente l'element fondamental de ce projet et tu arriveras tres rapidement a un desaccord prononce entre plusieurs parties.

[newbie06]

Rockchip qui annonce du Cortex A17 avant de barrer et de dire que c'est finalement du A12, c'est une erreur ? Un truc pas annoncé ? Ou comme dit Charlie, A17 était le nom prévu pour le A12 au départ ?

Je ne pouvais pas parler avant (et je ne peux pas donner plus de detail sur l' "affaire", desole), mais Cortex-A17 est officiel :
http://www.arm.com/products/processo...-processor.php

Dans la foulee, Mediatek annonce un SoC utilisant l'A17 : http://www.engadget.com/2014/02/11/mediatek-octa-core/

[Dandu]

Merci ! (j'avais bien compris en voyant les news ce matin)

[newbie06]

Apple a sorti les sources de leur version de LLVM pour Aarch64.

On peut notamment en extraire des infos sur Cyclone:
- 6 micro ops dispatched / cycle
- reorder buffer de 192 micro ops
- mispred penalty 14-19 cycles
- 4 INT pipes, 2 branch units, 1 ind branch unit, 2 shifter pipe, 1 mul pipe, 1 div pipe, 2 ld/st pipes, etc.

Pas trouvé le nombre de décodeurs.

https://github.com/llvm-mirror/llvm/...c2281169a48d2a

EDIT : lien direct sur le fichier intéressant.

[Thamior]

Techniquement c'est presque de la news d'archi, mais je me demandais si par hasard j'allais pouvoir croiser des gens d'ici à ISCA dans pas très longtemps.
Ils font de la bière aussi là bas, je crois

[newbie06]

Un soft du CERN utilisé dans une comparaison ARM 64-bit vs Xeon vs Phi : Applied Micro X-Gene (64-bit ARM) vs Intel Xeon (64-bit x86) Performance and Power Usage.

L'article associé : Heterogeneous High Throughput Scientific Computing with APM X-Gene and Intel Xeon Phi by David Abdurachmanov, Brian Bockelman, Peter Elmer, Giulio Eulisse, Robert Knight, Shahzad Muzaffar.

Le résultat est plutôt encourageant surtout que c'est fait avec un chip en 40nm.

Je me demande ce que ça donne en terme de densité de calcul.

[Sp1d3r]

Qu'est ce que tu entends par densité de calcul ?

[newbie06]

Le nombre de chips que tu mets dans un rack

[Dandu]

C'est quoi cet enfumage sur le A12 et le A17 ? http://community.arm.com/groups/proc...ocessor-update

Il a vraiment existé le A12 ? Ou le A17 est juste un renommage façon NVIDIA ?

[newbie06]

C'est quoi cet enfumage sur le A12 et le A17 ? http://community.arm.com/groups/proc...ocessor-update

Il a vraiment existé le A12 ? Ou le A17 est juste un renommage façon NVIDIA ?

L'A12 était une étape vers le A17. Cette étape était courte (je ne peux divulguer les différences qui existaient entre les deux). Ce ne sont donc pas exactement les mêmes chips même après un backport des améliorations. On peut cependant considérer que d'un point de vue purement programmation c'est pareil, y compris niveau perf.

[Møgluglu]

Mais du coup ARM continue à distribuer les deux cores légèrement différents, sauf que maintenant ils ont le même nom ?
C'est un anti-renommage ?

[newbie06]

Mais du coup ARM continue à distribuer les deux cores légèrement différents, sauf que maintenant ils ont le même nom ?

Aucune idée. Je pense que ce qui était l'A12 est amené à disparaître. A ma connaissance seul le RK3288 l'utilise.

Une petite comparaison Geekbench A17 vs A12. On voit bien les 2 part number différents

C'est un anti-renommage ?

Oulà le nommage c'est une affaire compliquée. T'as plein de gars du marketing et des sales qui se réunissent, qui fument des pêtards et boivent des tonneaux de bière et qui accouchent de... rien, en fait ils n'accouchent de rien. Le choix d'A12 nous avait bien déçu parce qu'on savait que dans la tête des gens cela signifierait qu'on était moins bon que l'A15 ce qui n'est pas le cas. Donc bien content que tout rentre dans l'ordre, c'est A17 pour tout le monde et basta

[newbie06]

J'adore me citer...

L'A12 était une étape vers le A17. Cette étape était courte (je ne peux divulguer les différences qui existaient entre les deux). Ce ne sont donc pas exactement les mêmes chips même après un backport des améliorations. On peut cependant considérer que d'un point de vue purement programmation c'est pareil, y compris niveau perf.

J'avais pas fait gaffe que dans la page web cité il y avait ce commentaire :
http://community.arm.com/groups/proc...ocessor-update

The Cortex-A17 processor offers additional performance and big.LITTLE capabilities that allow vastly different use cases in conjunction with the Cortex-A7 processor. With the performance enhancements we've made to the production version of Cortex-A12, the difference between both products is now mostly on SoC/hardware level that is transparent to software and user experience. Hence, referring to just Cortex-A17 will streamline software development work.

C'est exactement ça : Cortex-A17 permet le b.L alors que le Cortex-A12 non (AMBA 4 vs AMBA 3).