le cas dont je parlais est le suivant :
Code:
socket0--iMC0===Mem(x2 channels)
|
| <-(HT link)
|
socket1--iMC1===Mem(x2 channels)
Dans cette configuration la moitie des acces memoire de chaque socket transite par un lien HT si l'OS n'est pas NUMA. Si l'OS est NUMA au lieu de faire un modulo sur les adresses pour les repartire equitablement entre les 4 channels de memoire, il va essayer d'allouer des pages entieres sur un controleur memoire ou l'autre pour eviter le trafic par le lien HT.
Quand a la connection d'un chip graphique sur un lien HT, je vois a priori 2 methodes:
Code:
socket0--iMC0===Mem(x2 channels)
|
| <-(HT link)
|
GPU--GMC=== GDDR
Dans ce cas seulement les acces qui passaient avant sur le PCIe passent par le lien HT
ou alors la version a memoire partagee:
Code:
socket0--iMC0===Mem(x2 channels)
|
| <-(HT link)
|
GPU
Dans ce cas tous les acces memoire de ton GPU passent par ton lien HT
Dans les 2 cas pour l'instant le fait que HT permette de maintenir la coherence entre 2 agents est relativement peu important pour le graphique etant donne que les espaces memoire sont separes et geres manuellement par le driver. Je suppose que l'integration d'un GPU dans l'1 des 2 options cis-dessus encouragera a remettre ca en cause et a utiliser HT pour la coherence aussi.