L'article "Les secrets du wafer"

[-TriadPtale-]

Bonjour

j'ai relu attentivement l'article.

J'ai d'abord une remarque : dans vos schéma vous mettez "emetteur" et "source", dans le cas de transistor mos (ceux que vous décrivez), on parle plutot de "drain" et de "source". bon c'est rien de bien grave

ensuite en ce qui concerne le fonctionnement meme du transistor :

- vous parlez de "polysilicium" formant la gate du mos. de quoi s'agit il ? de silicium polycristallin ? il doit s'agir d'un conducteur, donc s'il s'agit de silicium, il doit etre dopé... ??

- ensuite vous indiquez sur les schéma la portie semi conducteur P. le restant de l'épicouche est alors de type n (dopé en e-) ? le substrat est il également dopé ?

a quelle étape ?

- pour le passage à la technologie SOI : le but est de mettre un isolant pour reduire la couche de substrat sous la grille et la source du mos afin de reduire la capacité formée inévitablement...

a quoi sert alors le silicium situé sous l'isolant ? a rien ?

Voila, comme je connais un rien mieux le sujet que le fonctionnement du pipeline :whistle: je me permet de poser ces quelques question

[Franck@x86]

ça wafer longtemps qu'on n'en a plus parlé de ça tiens.

[Ministry]

ça wafer longtemps qu'on n'en a plus parlé de ça tiens.

parcequ'il le vaut bien

[-TriadPtale-]

j'avais fait une recherche avec le mot "wafer" et j'ai pas trouvé

[PeNNeR]

connaissant quelqu'un qui bosse dans ce milieu, j'essaierais de me renseigner aux sujets des points que tu as soulevé

[-TriadPtale-]

oki

je pensais que frank voulait dire que mes question avait deja ete posée dans un topic juste a coté

[Oxygen3]

concernant le silicium, il me semble, corrigez moi si je me trompe qu'en réalité la 1ere couche est là en support, et la seconde de part la manière dont elle est déposée n'a pas exactement les mm propriétés cristalines et macroscopiques que ce qu'un vulgaire substrat de silicium a habituellement

le but étant de réaliser une couche de silicium bcp plus fine au dessus de l'isolant permettant de réduire les fuites via le silicium