ca va finir la poubelle tout ca... :heink:
non non, ceci dit, j'aimerais que le débat technique reprenne parceque c'est un sujet interessant.
Ps : Pour info, j'ai recu les bons voeux d'Intel quelques heures aprés avoir publié la news
Intel "surveille" les sites web ?
J'imagine qu'ils doivent être content qu'on leur fasse un peu de pub gratuitement :wink:
sujet technique...
Bon, je me disais... Que puis-je faire avec 40millions de transistor??? Une méga chouille????
zont peut être pas fait gaffe, il restait de la place alors ils en ont rajouter pour faire "c'est moi qiu en ait le plus" :D
attention, je va proposer un truc de fou : uch:
suppososns que leur programme qu'ils utilisent et qui est sensé optimiser la dissipation thermique utilise des micro cellule peltier un peu partout pour amener la chaleur sur le dessus :P
bon, daccord, c complétement fou :whistle:
Est-ce que ca n'aurait pas une relation avec l'arrivee de la DDRII?
Je ne rentrerai pas dans la polémique et je commencerai par dire que j'ai trouvé cet article très intéressant et j'adresse tous mes voeux à l'auteur pour cette année 2004.
Ces questions ouvrent tout un tas de perspectives ou de possibilités. Si je me met à la place du designer à qui on fait cadeau d'une cinquantaine de millions de transistors de plus, il y a deux pistes : doubler le processeur ou doubler le cache.
Si vous regarder l'annonce de l'Itanium sur le site Intel, vous pourrez lire que ce chip est annoncé avec deux processeur et que la taille du cache allait jusquà 6 Mo. Je n'ai pas osé compté combien tout cela faisait de transistors... En tout cas, ce qui me frappe, c'est que ce processeur est annoncé avec différentes tailles de cache (1,5 à 6 Mo). Ce qui veut dire que le fabricant se contente de vendre les processeurs avec la partie du cache qui fonctionne (et réduire le taux de rejet).
Or ceci est une énigme pour moi. Depuis plus de 20 ans, les puces mémoires utilisent le principe de la redondance : on met plus de ligne mémoire que ce qu'on a besoin et on connecte ce qui fonctionne. Cette technique de redondance permet d'avoir environ 90 % de rendement en ajoutant moins de 10 % de ligne de mémoire supplémentaire. Bien entendu, le reste des puces est vendu en OEM et on utilise ainsi les demi ou quart de puce qui fonctionne.
Pour l'instant, je ne vois pas ce principe de redondance utilisé dans les processeurs mais simplement des ventes de produits non entièrement fonctionnels mais qui peuvent constituer d'excellents premiers prix (voir AMD 64 avec 512k de cache).
Normalement, les parties non fonctionnelles ne consomment pas (sauf si on tombe sur des transistors qui fuient) mais c'est facile de le détecter lors du test fonctionnel.
Peut-être qu'on ne sait pas faire encore des processeurs utilisant de la redondance. Et peut-être que la piste actuelle est de vendre des processeurs partiellement fonctionnel (que fait Intel des Pentium EE dont une partie du cache fonctionne ?).
Bonne année à tous. :P
Bonne année à toi aussi...Envoyé par Patrick_B
Les P4EE... Il en fait des Xeons avec moins de cache... (Le EE est un Xeon dans un boitier S478)... Pour les Xeons aussi, ya plusieurs taille de cache
bonjour à tous .
je ne pense pas que le nombre de transistors mystérieux soit si important , en tout cas moins de 30 M , j'avais lu quelque par que le Prescott representait une avancé majeur dans les techniques de développement chez intel , puisque le design aurait eté totalment fait par soft ,sans aucune intervention manuelle.
Si ça se confirme, il serait logique d'avoir des transistors en trop , comme dans le code géneré par un system de dev rad, bien sûr ,40 M de transistor en trop c'est peu realiste , mais dans le cas où il y aurai une quelconque surprise dans le prescott je ne pense pas que cela representerait la totalité des 40 M de transistors en surplus.
hypothèse à deux roules et demi:
sur chip-architect je n'ai vu qu'une seul ensemble pipeline et potentielment deux cores d'execution et en sachant que le problème majeur d'intel avec le prescott est le dégagement termique , je me disais que il y aurais bien deux cores d'execution mais qui bosseraient en alternace ,ce qui permeterai à l'un deux de se refroidir pendant que l'autre bosse.
sur onversity un artique arffirme qu'il y a plus d'étages de pipeline que dans le Northwood dans le but de monter en fréquence et si ces fameux étages plus étaient néssaires pour avoir deux unité d'execution en alternées.
chose marrante, d'aprés ce que j'ai pu lire ,le multicore serait bcp plus simple que ce qu'intel fait avec le prescott , en gros ,deux proc bien definis chaqu'un avec sa ram dédier ,en tout cas c'est ce que ibm semble faire.
Bon j'y connais pas grand chose mais pour que l'un refroidisse alors que l'autre travaille, tout cela sur un meme proc de taille assez limité!! Ca me parait assez dur! Deux proc serait mieux a mon avis.Envoyé par ChiiBasta
PS: Fait gaffe aux fautes de frappes.
Des P4 core M0 bien sur...Envoyé par Patrick_B
Le systeme de redondance existe depuis pas mal de temps maintenant, surtout au niveau du cache qui emploie le plus grand nombre de transistors, donc qui est le plus à meme d'etre atteinds d'un defaut
Concernant les etages du pipeline, ca n'a rien a voir. plus le pipeline est long et plus tu montera en fréquence. Maintenant un gain de 2/3 etages sera loin de doubler le pipeline.Envoyé par ChiiBasta
Pour le multicore, nous en sommes actuellement à coller deux dies cote à cote dans le meme packaging, c'est trés simple et tout le monde saurait le faire dés aujourd'hui. L'approche des deux cores fusionnés est tout de meme beaucoup plus interessante (elle permettra par exemple d'offrir un gain de performances meme si les applis ne sont pas optimisées SMP)
peut etre pas 2 cores complets, mais plutot des unites en plus, avec un double L1 (traitement en parallele de 2 conditions pour eviter de re remplire le pipe ?), ou pourquoi pas, carrement, un DSP ?
Intel envisage peut-être de faire avec le Prescott ce qu'il a fait avec l'itanium 2 éxécuté simultanément les deux branchements en parallèle dans le cas ou la condition de branchements n'est pas prévisible...
Ou alors Intel à decidé de doublé les unités Vectorielles et d'augmenter le nombres de registres disponibles pour ces dernières... Un peu comme L'ALTIVEC de chez motorola on aurait ainsi 4 unitées SSE/SSE2/SSE3 et 32 registres (8 par unitées SIMD au lieu de 4 pour les 2 unitées SSE2 actuelles du P4 je crois !)
Combien de transistors cela prendrait en plus si l'on doublait les unitées SIMD ?
Euh, techniquement, le MMX, SSE, SSE2 et SSE3 sont des DSP... du moins me semble-t-ilEnvoyé par pdf
non, la je pense a un vrai DSP, incorpore au core, un peu comme a une epoque le MMU et le FPU y ont ete integres. et ca, en plus de ce qui existe deja. Ou alors le renouveau du blitter!
Il me semblait aussi que les SIMD, Unité vectorielles et DSP voulaient dire la même chose et avaient la même utilité mais peut-être qu'un DSP est encore plus spécifique... d'ou la différence que fait pdf à une sorte de coprocesseur comme l'était la FPU...Envoyé par Neo_13
Notre Mad National est en grande forme, à en juger par sa réponse au vil plagieur; ça nous promet une bonne année, et ça me plait.
Merci.
Bonne année une fois encore à vous tous!
:D
bon même si cette explication ne peut tout justifier, je me demande si le 0.09µ consomme intrasequement plus de transistors que le 0.13µ pour faire la même chose...
alors on va ptet pas avoir les 30M qui manquent, mais on peut sans doute en avoir une partie non négligeable (disons 10% soit 3/5M en plus)
il ne resterai donc plus qu'environ 25M de transistors à rendre utile... une paille quoi :whistle:
le principe du double core me parait trop gros et trop *complexe* à mettre en oeuvre si rapidement (quoi que le HT au début du P4 on en parlait pas du tout et pourtant il était déjà là)...
donc si double core il y'a, on l'aura je ne pense pas avant la prochaine gen du P4 (utilisable j'entends)
le même rapport que l'augmentation de dissipation avec le passage au 0.09µ, enfin je penseEnvoyé par lechenejb
un layout sur un finesse différente est forcement différent aussi, par conséquent, la réalisation des unités de traitement peut changer aussi.
enfin, il reste quand même encore beaucoup (trop?) de transistors sans utilité apparente
Oui, graver plus fin ne nécessite pas plus de transistors, cest bien la tout l'attrait de la chose.
Discussion très intéressante entre parenthèses
je suis d'accord en en théorie elle ne nécéssite pas plus de transistors, mais quand je vois les changements radicaux que AMD a du porter au K7 lors du passage au 0.13µ (modification lourde du layout avec rajout de couches métalliques), je me demande si le 0.09µ va pas entrainer des emmerdes de ce genre :??:Envoyé par Minuteman
ou alors ils ont mis plus de redondance histoire de pas avoir de rebut... mais là, c'est une putain de redondance...
Bonsoir à toutes et à tous :
Je vous souhaite une bonne année 2004 ainsi qu'une excellente santé.
Je profite de ce topic pour souhaiter une bonne année à tout le monde car j'espère qu'elle va m'apporter tout un paquet de connaissances et ça semble bien parti avec ce topic!!!
Je comprends pas grd chose pour le moment mais je dois dire que c'est assez plaisant de vous voir intervenir à tour de rôle pour essayer de découvrir ce que cache ces "malheureux 40M de transistors".
Continuez à proposer des hypotheses qui ne sont peut-être pas toutes farfelues. Moi, j'ai plaisir à vous lire
Pour l'instant je suis assez séduit par une idée de double-cores qui fonctionneraient différemment de deux cores distincts.