p4 prescott

**Lissyx** · 03/01/2004, 16h58

un NetBurst parallelisé?

c'est à dire plusieurs morceaux NetBurst en parallèle. ça doit dépoter sec dans les fesses ça non? (c'est réalisable?)

**Neo_13** · 03/01/2004, 17h03

ben ouais, c'est faisable... tout est faisable...

C'est peut-^te ça les 40 Mtransistiors de rab

**Oxygen3** · 03/01/2004, 20h03

Envoyé par johnnyholzeisen

J'ai relu la news et j'ai fait le calcul pour savoir si le Dothan serait aussi équipé d'une arme secrète.

77 M = Banias
55 M = 1 Mo de cache supplémentaire

Total : 132 M de transitors. A quoi servent les 12 M restants ?? :D

autre hypothèse: le cache en 0.09µ bouffe plus de 6 transitors par bit :whistle:

**Doc TB** · 03/01/2004, 21h11

Ca ne tiens pas avec le Dothan / Banias, ce n'est pas un core P4 ni P6, c'est un mix entre les deux.

**johnnyholzeisen** · 03/01/2004, 23h53

J'ai comparé les specs du Banias avec celles du Dothan.

Intel annonce 144 M pour le Dothan, mais si j'ajoute 1Mo de L2 à un Banias, j'arrive à 132 M.

Je n'ai pas comparé avec un P6 ou un P4...

**Lissyx** · 04/01/2004, 11h50

dans la série régis est un con, et moi je fait des théories soutenues au LSD, elle vien d'où la différence de 185 pins entre les Socket754 et les Socket 939 ?

est ce que y'a à peu près autant de transistors en plus non identifiés dans les futurs socket939 d'AMD, ou bien est ce que c'est moi qui débloque complètement ?

**EPIC** · 04/01/2004, 11h54

Envoyé par Lissyx

dans la série régis est un con, et moi je fait des théories soutenues au LSD, elle vien d'où la différence de 185 pins entre les Socket754 et les Socket 939 ?

est ce que y'a à peu près autant de transistors en plus non identifiés dans les futurs socket939 d'AMD, ou bien est ce que c'est moi qui débloque complètement ?

Elle viendrait pas du controleur mémoire sur un seul chanel pour L'A64 et des liens HT ( Hyper transport) 1 contre 3 je crois sur les Opterons ?

**Lissyx** · 04/01/2004, 12h04

Envoyé par EPIC

Envoyé par Lissyx

dans la série régis est un con, et moi je fait des théories soutenues au LSD, elle vien d'où la différence de 185 pins entre les Socket754 et les Socket 939 ?

est ce que y'a à peu près autant de transistors en plus non identifiés dans les futurs socket939 d'AMD, ou bien est ce que c'est moi qui débloque complètement ?

Elle viendrait pas du controleur mémoire sur un seul chanel pour L'A64 et des liens HT ( Hyper transport) 1 contre 3 je crois sur les Opterons ?

ouais t'as raison je crois.

**EPIC** · 04/01/2004, 12h25

Envoyé par Lissyx

Envoyé par EPIC

Envoyé par Lissyx

dans la série régis est un con, et moi je fait des théories soutenues au LSD, elle vien d'où la différence de 185 pins entre les Socket754 et les Socket 939 ?

est ce que y'a à peu près autant de transistors en plus non identifiés dans les futurs socket939 d'AMD, ou bien est ce que c'est moi qui débloque complètement ?

Elle viendrait pas du controleur mémoire sur un seul chanel pour L'A64 et des liens HT ( Hyper transport) 1 contre 3 je crois sur les Opterons ?

probable

ça prends combien un contrôleur mémoire?

Ben si on extrapole en comparant avec les anciens Athlon XP (462 pins) ça prend pas mal ! Le seul hic c'est que l'A64 a plus de cache, des instructions 64 Bits, des instructions SSE2 et que tous ça demande certainement quelques pins suplémentaires donc la comparaison est tout de suite biaisée et s'arrête là...

De toute façon je pense que l'on vire trop à la paranoia en voulant réexaminer toutes les specs des derniers CPU ! Quand on compare les dies des AXP et des A64/AFX/OPTERON on se rend compte qu'il n'ont pas bougés ennormément (hormis le cache L2 bien sur ! :D ) ce qui n'est pas le cas du die du Prescott qui à subi un redesign (du notament au modif du Cache L2 qui semble bien plus imbriqué que ceux de l'A64).

**Doc TB** · 04/01/2004, 13h11

Envoyé par EPIC

De toute façon je pense que l'on vire trop à la paranoia en voulant réexaminer toutes les specs des derniers CPU ! Quand on compare les dies des AXP et des A64/AFX/OPTERON on se rend compte qu'il n'ont pas bougés ennormément (hormis le cache L2 bien sur ! :D ) ce qui n'est pas le cas du die du Prescott qui à subi un redesign (du notament au modif du Cache L2 qui semble bien plus imbriqué que ceux de l'A64).

C'est normal, un A64 = AXP (90%) + x86-64 (4%) + controleur mémoire intégré (6%)

**lechenejb** · 04/01/2004, 13h17

pour le controleur mémoire : le I875P (1005 contacts) qui gére 2 canaux ECC :

on voit que les deux canaux prennent casiement la moitié des pins soit presque 500 pins, donc un canal ECC 64 bits casiement 250 pins ...

[edit] bon, en allant voir la datasheet d'un A64, j'ai compté 157 pins sans les masses :jap:

PS : http://www.amd.com/us-en/assets/cont...docs/24659.PDF pages 37-38

PS2 : dans l'athlon 64, il y a un l'ECC :??: car c'est présent dans le pin list

**Ministry** · 04/01/2004, 13h45

ps2 > ben normalement vu qu'il faut de la registered ecc come ram pour les opterons et fx et NON pour les 754

**lechenejb** · 04/01/2004, 13h48

attention c la doc d'un athlon 64 754 pins que je suis aller voir, pas un fx ni un opteron :jap:

**Ministry** · 04/01/2004, 14h30

Envoyé par lechenejb

attention c la doc d'un athlon 64 754 pins que je suis aller voir, pas un fx ni un opteron :jap:

oups

**Doc TB** · 04/01/2004, 15h37

Envoyé par lechenejb

PS2 : dans l'athlon 64, il y a un l'ECC :??: car c'est présent dans le pin list

L'Athlon 64 gere la DDR ECC Registered...

**Neo_13** · 05/01/2004, 13h07

Envoyé par The_Mad

Envoyé par lechenejb

PS2 : dans l'athlon 64, il y a un l'ECC :??: car c'est présent dans le pin list

L'Athlon 64 gere la DDR ECC Registered...

Ah bon???? Quel intérêt????

**Doc TB** · 05/01/2004, 13h16

Aucun, mais tu n'imagine pas qu'ils vont faire un core différent pour a64 et A64FX/Opteron qd meme... le controleur mémoire est identique.

**Neo_13** · 05/01/2004, 13h23

Envoyé par The_Mad

Aucun, mais tu n'imagine pas qu'ils vont faire un core différent pour a64 et A64FX/Opteron qd meme... le controleur mémoire est identique.

Ben alors pourquoi l'a64 prend la ddr unbuffered, et le FX et l'opteron pas?

**Doc TB** · 05/01/2004, 13h36

Envoyé par Neo_13

Ben alors pourquoi l'a64 prend la ddr unbuffered, et le FX et l'opteron pas?

Parcequ'ils ont décidés que pour un serveur, ils fallaient obligatoirement de la Reg ECC.

**pdf** · 05/01/2004, 16h19

Envoyé par The_Mad

Envoyé par Neo_13

Ben alors pourquoi l'a64 prend la ddr unbuffered, et le FX et l'opteron pas?

Parcequ'ils ont décidés que pour un serveur, ils fallaient obligatoirement de la Reg ECC.

l'a64 supporte au max 3 slots (?), et n'est pas prevu pour etre 'PRO'.
le FX et l'opteron sont identiques (a part le nom), comme le P4EE est identique au xeon (socket a part).
A ce que j'ai entendu, la RAM reg est la pour permettre de supporter plus de barrette par proc, et pour chaque barrette avoir plus de capacite (au detriment de la latence ?)
L'ECC, normal pour les serveurs.

Discussion: p4 prescott

Outils de la discussion

Règles de messages